GigaDevice 官网
暂无内容
相关内容会显示在这里,期待您的分享与发现。
补充一下可能的原因:
(1)硬件上,PA1-PA3是否和PA5-PA7存在硬连接,可以把PA1-PA3对应的外部电路断开,避免硬件干扰
(2)软件上,
(2.1)是否存在高优先级的中断打断ADC转换,导致数据错位
(2.2)是否存在代码逻辑处理,逻辑赋值一一对应错乱问题。
(2.3)是否存在ADC转换期间,操作flash。
如果还有疑问,可以试试我的demo工程,我把它上传到附件里面了,可以下载运行试试,我是在GD32F330-START开发板试的。
GD32F3x0_ADC_test.zip
1、理论上管脚之间不会相互影响,不管是PA1-pA3配置输出还是AIN,都不会影响PA5-PA7的采样;
2、同时我这边基于GD32F330的芯片,配置了对应的demo验证,未发现您反馈的问题。PA5-adc_buffer[0]和PA7-adc_buffer[2]接GND,PA6adc_buffer[1]悬空,PA1-PA3拉高输出,采样结果不会被影响。